A Tsmc 2019 második felében kezdi meg az 5nm gyártását

Miközben az Intel 10 nm-es kérdései folytatódnak, a TSMC tovább halad a kisebb csomópontok felé, megerősítve azt a tervét, hogy 2019 második felében megkezdi az 5 nm-es csomópont „kockázattermelését”.

A TSMC a következő évben 5 nm-en megkezdi az új csomópont gyártásának kockázatát

Ezenkívül a TSMC azt várja el, hogy új 7 nm-es csomópontja a következő év teljes bevételének 20% -át képviselje, jelezve, hogy óriási igény mutatkozik az élvonalbeli folyamatcsomóponttól, a TSMC pedig élen jár a 7 nm-es csomópontok gyártásában, majd hogy a GlobalFoundries beszüntette a termelést.

A TSMC egy 7 nm-es FinFET „Plus” csomópont kifejlesztését tervezi, amely az EUV technológiát alkalmazza a gyártási folyamat több rétegére, míg az 5 nm FinFET tovább használja a technológiát kritikusabb rétegekre, csökkentve a több mintának szükségességét.. Az EUV technológiája némileg jön majd, amikor a 7 nm-es tömegtermelés elindul.

Becsléseik szerint a terület 45% -kal csökken a 7 nm-hez képest

Ez a változás lehetővé teszi az 5 nm-en is, hogy a 7 nm-hez képest jelentős mennyiségű tranzisztorokat „méretezzen”, az eredeti jelentések szerint a területcsökkenés 45% -kal csökken a 7 nm FinFET-hez képest, ami meglehetősen javulás. fontos.

Kontextuálisan a TSMC 7 nm-es FinFET csomópontja már 70% -kal csökkenti a 16 nm-es FinFET csomópontot, így az 5 nm csomópont rendkívül kompakt lesz, bár várható, hogy a Az 5nm-es energia- és teljesítménynövekedés kevesebb, mint 7 nm.

Overclock3D betűtípus