A gyártók már tervezik a 3D gyártás 120/128 rétegű nandját

A chipek készítõi fokozta a megfelelõ 120 és 128 rétegû 3D NAND technológiáik fejlesztését a költségek versenyképességének növelése érdekében, és arra készülnek, hogy ezt a lépést megtehessék 2020-ig.

A 120 és 128 rétegű 3D NAND modulok már folyamatban vannak

A NAND egyik vezető chipgyártója 2020 első félévében szállított mintákat 128 rétegű chipekből mennyiségi termelés céljából. A NAND flash technológiájának folyamatos csökkenése, valamint a keresleti oldalon jelentkező növekvő bizonytalanság arra késztette a gyártókat, hogy költség okokból felgyorsítsák technológiai fejlődésüket.

Az SK Hynix márciusban kezdte meg a 96 rétegű 4D NAND vakujának tesztelését, a Toshiba és a Western Digital már tervei szerint a 128 rétegű technológiát bevezették, amely a háromrétegű cellás (TLC) technológián épül fel a sűrűség növelése érdekében, miközben elkerüli időteljesítmény- problémák a jelenlegi QLC (Quad Level Cell) implementációkkal.

Tekintse meg útmutatóunkat a piac legjobb SSD meghajtóiról

A NAND flash technológia piaci árainak esése jövedelmezőségi problémákat okoz a chipgyártók számára. Az iparágvezető, a Samsung Electronics sem kivétel, mivel a gyártó NAND flash technológiai üzletágában hatalmas csökkenés tapasztalható, majdnem elérte a break-up pontot.

A Samsung és más nagy forgácsgyártók 2018 vége óta elkezdték csökkenteni a termelést azzal a céllal, hogy stabilizálják a NAND flash technológia árait, ám az erőfeszítések alig sikerült, mivel a 64 rétegű 3D NAND folyamat már technológia. érlelődik, és nagy mennyiségű van rajta - mondta a források.

Overclock3d betűtípus