A mikron és a ritmus frissíti a ddr5 állapotát, 36% -kal nagyobb teljesítményt nyújt, mint a ddr4

Az év elején Cadence és Micron tartották a következő generációs DDR5 memória első nyilvános demonstrációját. A hónap elején egy TSMC rendezvényen a két vállalat néhány frissítést nyújtott be az új memória-technológia fejlesztéséről.

Micron és Cadence megvitatják a DDR5 memória fejlődését

A DDR5 SDRAM fő jellemzője a chipek kapacitása, nem csak a nagyobb teljesítmény és az alacsonyabb fogyasztás. A DDR5 várhatóan növeli az I / O sebességeket 4 266-ról 6400 MT / s-ra, 1, 1 V tápfeszültség eséssel és 3% -os megengedett frekvenciatartománygal. Ugyancsak várható, hogy modulonként két független 32/40 bites csatornát használjon (ECC-vel / vagy azzal együtt). Ezenkívül a DDR5 javítja a parancsibusz hatékonyságát, jobb frissítési sémákat és nagyobb bankkészletet biztosít a további teljesítmény érdekében. A Cadence azt mondja, hogy a DDR5 továbbfejlesztett funkcionalitása 36% -kal nagyobb valós sávszélességet tesz lehetővé, mint a DDR4, még 3200 MT / s sebességnél, és 4800 MT / s-os egyszer a tényleges sávszélesség 87% -kal nagyobb lesz. összehasonlítva a DDR4-3200-tal. A DDR5 másik legfontosabb jellemzője a 16 Gb feletti monolit chipek sűrűsége.

Javasoljuk, hogy olvassa el az Intel Core 9000 sorozatú üzenetünket, amely akár 128 GB RAM-ot is támogat

A vezető DRAM gyártók már rendelkeznek 16 Gb kapacitású monolit DDR4 chipekkel, ám ezek a készülékek a fizikai törvények miatt nem tudnak extrém órákat szállítani. Ezért a Micronhoz hasonló vállalkozásoknak sok munkát kell elvégezniük annak érdekében, hogy összehozzák a magas DRAM sűrűséget és a teljesítményt a DDR5 korszakban. Különösen a Micron a változó retenciós idővel és más atomszintű eseményekkel foglalkozik, mihelyt a DRAM-ra alkalmazott gyártási technológiák elérték a 10-12 nm-t. Egyszerűen fogalmazva, míg a DDR5 szabvány megfelel a sűrűségnek és az esküvői teljesítménynek, a DRAM-gyártóknak még mindig sok varázslatot kell tennie.

A Micron azt várja el, hogy 2019 végéig megkezdi a 16 Gb-os chipek gyártását a „18 nm-nél alacsonyabb” gyártási folyamat felhasználásával, bár ez nem feltétlenül jelenti azt, hogy a memóriával rendelkező alkalmazások jövő év végére elérhetők lesznek. A Cadence már megvalósította a DDR5 IP-t (Controller + PHY) a TSMC N7 (7nm DUV) és N7 + (7nm DUV + EUV) technológiáival.

A DDR5 legfontosabb előnyei miatt nem meglepő, hogy a Cadence azt jósolja, hogy a szerver lesz az első alkalmazás, amely az új típusú DRAM-ot használja. Cadence úgy véli, hogy az N7 + folyamatot használó ügyfelek SoC-k támogatni fogják azt, ami alapvetően azt jelenti, hogy a chipeknek 2020-ban meg kell jelenniük a piacon.

Techpowerup betűtípus